PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-240615

(43) Date of publication of application: 06.10.1988

(51)Int.CI.

G06F 3/08 G06F 3/00 G06K 17/00

(21)Application number : 62-075695

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

27.03.1987


(72)Inventor: KIMURA MASATOSHI

(54) INTERFACE CIRCUIT

(57)Abstract:

PURPOSE: To avoid the erroneous writing of a memory circuit as well as the breakdown of an internal semiconductor by turning on a power supply circuit and then a three-state buffer when a memory circuit is inserted and turning off the three-state buffer and then the power supply circuit when the memory circuit is pulled out respectively.

CONSTITUTION: When a memory card 1 is connected to a terminal of an interface 24 set at the equipment side, two terminals of a short pin terminal 21 are connected to each other and a put-in/put-out signal 10 is set at an earth potential for the first time. Thus, the output side of a buffer 14 is set at 'L' and a power supply circuit 20 works. Then, the power supply input of the circuit 20 serves as the power supply for the card 1 via a transistor Trs. The power supplied to the card 1 is applied to an input terminal of an OR circuit 16 via an inverting circuit 15 as a power supply ON signal 12. At the same time, the signal 10 is sent to the other input terminal of the circuit 16 and the output 13 of the circuit 16 is set at 'L' to turn on a unidirectional buffer 17 and a



bidirectional buffer 7. When the card 1 is pulled out, a three-state buffer and then the circuit 20 are turned off.

IEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 公 開 特 許 公 報 (A)

昭63-240615

@Int_Cl.4

識別記号

庁内整理番号

磁公開 昭和63年(1988)10月 5 日

3/08 G 06 F

3/00 17/00 G 06 K

C-6711-5B 7230-5B C-6711-5B

審査請求 未請求 発明の数 1

(全7頁)

49発明の名称

インターフエイス回路

願 昭62-75695 @特

顋 昭62(1987)3月27日 四出

木、村 明 者 @発

俊 īΕ

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

三菱電機株式会社 願 人 の出

東京都千代田区丸の内2丁目2番3号

弁理士 早瀬 理 OH?

1. 発明の名称

インターフェイス回路

2. 特許請求の範囲

メモリカードまたは1Cカードと機器間の インターフェイス回路において、

上記カードへの供給電源をオンノオフできる電 源回路と、

上記カードへの全パス信号をオンノオフできる 単方向及び双方向の3ステートバッファと、

上記カードの挿入又は抜取を検知する挿抜検知 信号ラインを上記カードの挿入時にプルダウンし 上記カードの抜取時にプルアップする挿抜検知信 号作成手段と、

上記押抜検知信号がプルダウン又はプルアップ された時一定時間経過後に上記電源回路をオン又 はオフさせる信号を出力するバッファとい

反転運延団路を経た上記電源回路の出力と上記 挿抜検知信号のいずれか一方がハイレベルの時上 記単方向及び双方向の3ステートバッファをオフ

する論理和手段とを嫌えたことを特徴とするイン ターフェイス回路。

3. 発明の詳細な説明

(産業上の利用分野)

メモリカードまたは1Cカードと機器間のイン ターフェイス回路に関するものである。

(従来の技術)

第2図は従来のメモリカードと機器間のインタ・ ーフェイス回路を示す回路図であり、図において 9はインターフェイス回路であり、メモリカード 1とはアドレスパス信号2、データパス信号3、 及びコントロールパスであるチップイネーブル信 号4.ライトイネーブル信号5.アウトプットイ ネーブル信号6にてインターフェイスする。?は データパスをリード/ライトする3ステートの双 方向パッファである。該インターフェイス回路 9 は機器がメモリカード1をアクセスしない時通常 はプルアップ抵抗8で°H°レベルにプルアップ

次に動作について説明する。第2図のインター

フェイス回路 9 はメモリカード1 をアクセスする 基本回路として周知の技術である。メモリカード 1 に内臓するメモリとの基本タイミングはメモリ 単体のタイミングと同一であり公的に周知の技術 であり詳細説明は省く。メモリカード 1 が機器側 のコネクタと接続されている状態においては第 2 図のインターフェイス回路 9 で上記周知の基本タイミングで作動する。

今上記メモリカード1と閲器例がインターフェイス回路9を介して接続状態にあり、メモリカード1をアクセス中またはアクセス休止中(ただしメモリカード1、インターフェイス回路9は活性状態、電源は印加状態にある。)にある状態でメモリカード1をコネクタより抜いた場合に電源を含む全ベス信号は必ずチャタリングを発生する。 第3図はCE、WE 端子等のチャタリングの様子を示すタイミング図である。

すなわちこのチャタリングによってメモリカー ド1のライト条件を満足するためそのライト条件 を満足するタイミングに合致したアドレスバスに 合致したデータバスを誤費込みをする。上記チャタリングはメモリカード1をコネクタに挿入する場合にも発生する。メモリカード1はインターフェイス回路9の活性状態で挿抜することが多々有りこの種の誤費込みの防止は従来のインターフェイス回路9では不可能である。

ここでメモリカード1とインターフェイス回路 9を結合する方法として一般的にカードエッジコネクタによる方法、2ピースコネククによる方法 及び 2 1 F (ゼロインサーションホース) による方法があるがいずれにしても上記拝抜時におけるチャタリング防止は不可能である。

(発明が解決しようとする問題点)

従来のインターフェイス回路は以上のように構成されているのでメモリカードの挿抜時に生ずるチャタリングによるメモリカードへの誤び込み、あるいはメモリカード内の半導体素子の破壊を防止する事は困難である。

メモリカードのデータ内容が変化する事はメモ リカードとして用をなさず全く使い物にならない

ことを意味し、これは大きな問題である。

この発明は上記のような問題点を解決するためになされたもので、押抜のチャタリングによるメモリカードのメモリへの誤書込み及びメモリカード内の半導体素子の破壊を完全に防止できるインターフェイス回路を得る事を目的とする。

(問題点を解決するための手段)

一方がハイレベルの時上記単方向及び双方向の 3 ステートバッファをオフする論理和手段とを備え たものである。

(作用)

本発明におけるインターフェイス回路はメモリ カードまたはICカードと機器間のインターフェ イス回路において、上記カードへの供給電源をオ ンノオフできる電源回路と、上記カードへの全パ ス信号をオン/オフできる単方向及び双方向の3 ステートバッファと、上記カードの挿入又は抜取 を検知する拇抜検知信号ラインを上記カードの挿 入時にプルダウンし上記カードの抜取時にプルア ップする挿抜検知信号作成手段と、上記拝抜検知 信号がプルダウン又はプルアップされた時一定時 間経過後に上記電源回路をオン又はオフさせる信 号を出力するパッファと、反転遅延回路を経た上 記世源回路の出力と上記掉抜検知信号のいずれか 一方がハイレベルの時上記単方向及び双方向の3 ステートバッファをオフする論理和手段とを値え、 メモリカードの挿入時は先ず電源回路をオンとし

のち3ステートバッファをオンとし、抜取時は先す3ステートバッファをオフしのち電源回路をオフとする構成としたから全インターフェイスをブルダウン (0 V) とした状態で拇抜でき、メモリカードのメモリへの興番込み及びメモリカード内の半導体の破壊を防止できる。

(実施例)

以下この発明の一実施例を図について説明する。 第1図は本発明の一実施例によるメモリカードと 機器間のインターフェイス回路を示す回路図であ る。図において第2図と同一符号は同一又は相当 部分であり、20はメモリカード1への供給電源 をオンノオフできる電源のあるいはメモリカード1 からのバス信号をオンノオフできる3ステート単 方向バッファ及び3ステート双方向バッファであ

る。電源回路20のオンノオフはコネクタのショ

ートピン調子21に対応したメモリカード1のグ

ランドループ22の出力信号である揖抜検知信号

10によりバッファ14を介して制御する。3ス

次に動作について説明する。まずメモリカード 1を挿入する場合の動作を説明する。第4回はメ モリカード1が所持、携帯時にあり機器側のコネ クタに挿入した時点における挿抜検知信号10. 電源オン反転信号11、電源オン信号12及びバ

ッフェオンノオフ信号13の各信号の様子を示す タイミング図である。この場合インターフェイス 24とメモリカード1の間の各信号線は電源回路 20. 単方向パッファ17及び双方向パッファ7. が挿抜検知プルアップ抵抗23が電源入力側にプ ルアップされているのでオフの状態にあり、プル アップダウン抵抗18.プルダウン抵抗19によ りプルダウンとなり低インピーダンス状態にある。 今メモリカード1が機器側のコネクタ即ちインタ ーフェイス24の嫡子に接続された場合ショート ピン端子21の2端子とも接続状態になって初め て押抜検知信号10はグランド電位 (0V) にな る。従ってパッファ14の出力側は『L『となる ので健康回路20は作動する。電源回路20の電 双入力はシリーズトランジスタ Traを介してメモ リカード1の供給電源となる。この供給電源は電 選オン信号12として反転回路15を介してオア 回路16の入力端子に印加される。他方上記掃抜 検知信号10は同じくオア回路16の他の入力端 子に印加されそのOR出力であるパッファオン/

オフ信号13は°L°レベルとなり単方向バッファ11、双方向バッファ1をオンとする。第4図において丁、はバッファ14の遅延時間、電源回路20の応答時間を含めた遅れ時間を示す。また丁、は反転回路15の遅延時間を示す。

第4図よりメモリカード1における各部の活性 化手順は以下の通りとなる。

まず供給電源が印加され、遅れて単方向バッファ 1 7. 双方向バッファ 7 がオンとなる。従ってメモリカード 1 内蔵の半導体素子としては最良の活性化手順であり、ラッチアップ等は発生しない。またメモリカード 1 の内蔵メモリの配位データは完全に保持でき誤書込みは無い。また挿入時におけるショートピンコネクタのチャタリングも第4図で示す様にオア回路 1 6 の作用により除去でき

他のコネクタピンのチャタリングについても単 方向バッファ 1 7. 双方向バッファ 1 がオンしな い限り低インピーダンス (プルダウン状態) にあ りグランドレベル (0 V) を雑持するので問題は 無い。ピン21を他のピンより短くするのは挿入時は一番最後に接触させ、抜く時は一番最初に離れる様にするためである。すなわち第4図のタイミングにおいて対象とするピンはショートピン21のみ考慮すれば良い。

次にメモリカード1を抜き取る場合の動作を説明する。第5図はメモリカード1を抜き取った時点における各個号の様子を示すタイミング図である。インターフェイス24が活性状態にあるからメモリカード1の内蔵する半導体素子の破壊、メモリの誤番込みを発生しやすい状態にある。今メ

モリカード1を抜くと博抜検知信号10がグラン ドレベル (0 V) から拇抜検知プルアップ抵抗 2 3の作用により電源入力側にブルアップとなる。 徒ってパッファ l 4の出力は " H " レベルとなり 電源回路 20 はオフとなる。上記作用に先立ち挿 抜検知信号10がオア回路16の一方に接続され ているので電源オン反転信号し1とのオア動作に よりパッファオン/オフ信号13は直ちに"H" レベルとなり単方向パッファ17. 双方向パッフ ァ 1 をオフとする。従ってメモリカード1の各端 子が活性状態からプルダウン(グランドレベル= 0 V) になる手頭は以下の様になる。まず単方向 パッファ11,双方向パッファ1をオフとしてデ ータパス信号はグランドレベルにアドレスパス信 号, コントロールパス信号はT。の間は『H゜レ ベルとなり以降はグランドレベルになる。

T。の区間上記コントロールバスを"H"にしておくのは誤書込みを防止するためである。上記手頭は半導体素子、メモリの破壊、誤書込みを防止する最良の手順である。

. 第1図の本発明のインクーフェイス回路と適合 するメモリカード1の内部回路の基本構成例を第 6 図に示す。基本はCE、WE信号を3ステート **パッファまたはスイッチ回路を介してメモリので** E, WE滴子に加える構成とする事である。第6 図では3ステートバッファの場合の例を示す。上 記3ステートパッファ33のオンノオフはツェナ - ダイオード26で決まる閾値電圧によってオン ノオフする制御トランジスタ25の出力信号であ るゲートオン/オフ信号31で行う。メモリカー ド!に供給電源が印加されると上記3ステートパ ッファ33はオンとなり第1図のインターフェイ ス24とアクセスが可能となり上記供給電源がオ フになると上記3ステートパッファ33はオフと なり電池30→シリーズ抵抗29→シリーズダイ オード28を介してプルアップ抵抗32によりで E. WEはプルアップされメモリのデータは保持

ここで第6図におけるメモリのCE、WE信号のアルアップ状態と第4図の電源オン信号12.

バッファオンノオフ信号13の関係を第7図に示す。第1図の反転回路15の遅延時間と第6図の関係トランジスタ25の遅れ時間は一般的に反転回路15の遅延時間<制御トランジスタの遅れの関係にあるから第6図のメモリのでは、WE信号は第1図の単方向バッファ17がオンとなるまで、すなわちアクセス可能となるまでブルアップの状態にある。

次に第6図におけるメモリの CE. WE信号と 第5図の電源オン信号 1 2. バッファオン/オフ 信号 1 3 の関係を第8図に示す。第5図によりカードを抜いた時点では即バッファオングオフ向バッファ 1 7 をオフとするが上記第5図の電源オン信号 1 2 はTz 区間は H であるため第6図の Tz 区間が終了する E H を持続する。 Tz 区間が終了するでおいてメモリカード 2 6 が作動し、 3 ステートバッファ 3 3 をオフとするためメモリの CE. WE信号は他30 ーシリーズ低抗 2 9 ーシリーズダイ オード 2 8 を介してプルアップ抵抗 3 2 によりプ ルアップされる。

以上の動作によりメモリカード1とインターフェイス24が活性状態においてメモリカード1を放けた場合、またメモリカード1を所待、携帯の状態で活性状態にあるインターフェイス24にスキリカード1を挿入する、WE信号をプルアップを開する機にインターフェイス24が作動する保護する機にインターフェイス24が作動するとの半導体素子を破壊する事は無く、また完全にメモリカード1のメモリデータを保持、保護である。

なお第1図のバッファ11は機器側のCPUの 割込み信号とすることでアクセスを禁止する等自 由に取扱える。

(発明の効果)

以上のように本発明によれば、メモリカードまたは I C カードと機器間のインターフェイス回路 において、上記カードへの供給電源をオンノオフ

1 はメモリカード、 2 はアドレスバス信号、 3 はデータバス信号、 4 はチップイネーブル信号(\overline{CE})、 5 はライトイネーブル信号(\overline{WE})、 6 はアウトプットイネーブル信号(\overline{OE})、 7 は 3 ステート双方向バッファ、 1 0 は押抜検知信号、 1 1 は電源オン反転信号、 1 2 は電源オン信号、


できる質値回路と、上記カードへの全パス信号を オン/オフできる単方向及び双方向の3スチート パッファと、上記カードの挿入又は抜取を検知す る拇抜検知信号ラインを上記カードの挿入時にブ ルダゥンし上記カードの抜取時にブルアップする 挿抜検知信号作成手段と、上記挿抜検知信号がプ ルダウン又はプルアップされた時一定時間経過後 に上記電源回路をオン又はオフさせる信号を出力 するバッファと、反転進延回路を経た上記電源回 路の出力と上記禅抜検知信号のいずれか一方がハ イレベルの時上記単方向及び双方向の3ステート パッファをオフする論理和手段とを備え、メモリ カードの挿入時は先ず電源回路をオンとしのち3 ステートパッファをオンとし、抜取時は先ず3ス テートバッファをオフしのち電源回路をオフとす る構成としたから、メモリカードの拇抜時におけ るメモリカードのメモリへの誤書込み及びメモリ カード内の半導体業子の破壊を防止でき、信頼性 の高いものが得られる効果がある。

4. 図面の簡単な説明


13はバッファオン/オフ信号、14はバッファ、15は反転回路、16はオア回路、17は3ステート単方向バッファ、18はプルアップダウン抵抗、19はプルタウン抵抗、20は電源回路、21はショートピン端子、22はグランドループ、23は押抜検知プルアップ抵抗、24はインターフェイス回路。

·代理人 早 湖 憲 一

特開昭63-240615(6)




第4図



手統補正醬(自発)

m 6 2



25:#/#ディランジスタ 26: *757-741-*1 27:59-X497578 28: ンリーズタイオード 29:*シリ-XXXX* 30: #2 31: #-120/5777 12/17/19 32: プルアップづきまた 33:377415077

会派オンパラ12 115 1507 20/17/15 13 JEYD-YOCE WEARS \$ 8 图 変流オンパまチ12

5. 補正の対象

15-71 57/51/8813

YEUD-KOCE WEARS

明細書の特許請求の範囲の關、及び発明の詳細 な説明の概

¡H"ዾ*ላንፈ/*フ%*ጞ*ኈフ

ーカートでよらいたのうだ

6. 補正の内容

(1) 明細書の特許請求の範囲を別紙の通り訂正 する.

(2) 明細書第3頁第15行の「信号は必ずチャ タリゾグ」を「信号はICカードのピン長差や端 子の接・断により必ずチャクリング」に訂正する。

(3) 同第5頁第15行~16行。第6頁第12 行~13行の「抜取時にプルアップする」を「抜 取時に短時間プルアップ保持する」に訂正する。

(4) 同第8頁第14行の「電源入力側にプルア ップされる」を「電源入力側に短時間ブルアップ される」に訂正する。

(5) 同第12頁第3行の「電源入力側にプルア ップとなる。」を「電源入力側に短時間プルアッ プされる。」に訂正する.

> D 上

長 官

通.

昭和63年 6月 /7日

1,事件の表示

特願昭62-75695号

2. 発明の名称

インターフェイス回路

3.補正をする者

₽Fr

特許出願人 事件との関係

東京都千代田区丸の内二丁目2番3号

1 (601) 三菱電機株

> 늎 代數者

郵便番号 532 4. 代理人

大阪市淀川区宮原 4 丁目 1 番 4 5 号

新大阪八千代ビル



見 湖 寒 (8181) 弁理士 電話 06-391-4128

特許請求の範囲

(1) メモリカードまたはICカードと機器間の インターフェイス回路において、

上記カードへの供給電源をオンノオフできる電 返回路と、

上記カードへの全バス信号をオンノオフできる 単方向及び双方向の3ステートバッファと、

上記カードの挿入又は抜取を検知する挿抜検知 信号ラインを上記カードの挿入時にブルダウンし 上記カードの抜取時に<u>短時間</u>プルアップ<u>保持</u>する 押抜検知信号作成手段と、

上記押抜検知信号がプルタウン又はプルアップ された時一定時間経過後に上記電源回路をオン又 はオフさせる信号を出力するバッファと、

反転遅延回路を経た上記電源回路の出力と上記 挿抜検知信号のいずれか一方がハイレベルの時上 記単方向及び双方向の3ステートパッファをオフ する論理和手段とを備えたことを特徴とするイン ターフェイス回路。

平成 4.2. 4 発行

正

平成 3 年 10月 14日

特顧昭62-75695号

2. 発明の名称

1. 事件の表示

インターフェイス回路

3. 補正をする者

事件との関係 特許出額人

東京都千代田区丸の内二丁目2番3号 件 所

(601) 三菱電機株式会社 名

> 代妻者 忘 妓 守 哉

郵便番号 564 4. 代理人

> 住 所 大阪府吹田市江坂町1丁目23番43号

> > ファサード扛坂ビル?階

E-么 (8181)弁理士 厚.

電話 06-380-5822



5. 補正の対象

昭和 62 年特許願第

63-240615 号,昭 発行 公開特許公報

G06K 17/00

Int. C1.

G 0 6 F

たので下記のとおり掲載する。

3/08

3/00

発行

明細書の特許請求の範囲の観、発明の詳細な説 明の棚、及び図面(第1図)

特許法第17条の2の規定による補正の掲載

いては特許法第17条の2の規定による補正があっ

識別 記号

昭和

75695

C-7232-5B

C-6711-5L

8323-5B

63 年

63-2407

平 4. 2. 4発行

10 月

号掲載)

6 (3)

庁内整理番号

号(特開昭

6 E

- 6. 補正の内容
- (1) 明細書の特許請求の範囲を別紙の通り訂正 する。
- (2) 明細書第8頁第11行の「抵抗でメモリカ - ド1」を「抵抗であり、メモリカード1」に訂 正する。
 - (3) 第1図を別紙の通り訂正する。

E 上

特許請求の範囲

(j) メモリカードまたは【Cカードと機器間の インターフェイス回路において、

上記カードへの供給電源をオン/オフできる電 源回路と、

上記カードへの全パス信号をオン/オフできる パッファと、

上記カードの挿入又は抜取を検知する挿抜検知 信号ラインを上記カードの挿入時にプルダウンし 上記カードの抜取時にプルアップする挿抜検知信 号作成手段と、

上記挿抜検知信号がブルダウン又はプルアップ された時一定時間経過後に上記電源回路をオン又 はオフさせる信号を出力する信号出力手段と、

遅延回路を経た上記電源回路の出力と上記挿抜 検知信号のいずれか一方がハイレベルの時上<u>記バ</u> ッファをオフする制御手段とを備えたことを特徴 とするインターフェイス回路。

平成 4, 2, 4 発行

